点击次数：
所属单位：电子信息工程学院
发表刊物：舰船电子工程
关键字：极化码;CA-SCL译码器;半平行结构;FPGA;
摘要：极化码(Polar Codes,PC)是一种在理论上能达到香农极限的纠错编码技术,其受到广泛学者的研究。传统的连续删除(Successive Cancelation,SC)译码算法在有限的情况下性能较差,学者对其优化,提出了公认具有较好性能的CA-SCL算法。为了该算法在硬件实现中取得译码性能与硬件译码复杂度的平衡,使用Quartus II设计了基于FPGA的半平行CA-SCL极化码译码器,此设计实现了较小的硬件资源占用率及较高的吞吐率。最后使用Matlab从量化与未量化来验证该算法优异的译码器性能。设计码长为1024,码率为1/2,列表宽度L=32的极化码CA-SCL译码算法。译码器在150MHz的工作频率下的吞吐率可达到25.6Mbps,资源占用率仅为7%。
是否译文：否
发表时间：2019-03-20
合写作者：王美芹,赵春丽
通讯作者：仰枫帆