2011年7月获得上海大学信息工程专业学士学位，2017年6月于南京大学电子科学与技术专业取得博士学位。现任南京航空航天大学集成电路学院副研究员，硕士生导师。共发表学术论文25篇，其中以第一/通讯作者在IEEE TC、TCAS-I/II、TVLSI及ISCAS等期刊及会议发表论文16篇。以第一发明人身份获得发明专利授权2项、实用新型专利授权1项、集成电路布图设计专有权2项。先后主持国家自然科学基金项目、中国博士后科学基金项目、江苏省高校自然科学研究项目等多项国家级及省部级科研课题。

【研究方向】

通用计算方法

AI硬件加速

RISC-V指令集扩展

密码芯片设计

【主持项目】

国家自然科学基金面上项目，在研

国家自然科学基金青年项目，在研

中国博士后科学基金面上项目，在研

江苏省高等学校自然科学研究面上项目，结题

【代表性论著】

[1]    Fei Lyu*, Yuanyong Luo, and Weiqiang Liu*. An Efficient Methodology for Binary Logarithmic Computations of Floating-Point Numbers with Normalized Output within One ulp of Accuracy. IEEE Transactions on Computers 2025, 74(5): 1800-1813.

[2]    Yu Wang, Jin Zhang, Youlong Wu, Fei Lyu*, Yuanyong Luo. A Universal Methodology of Complex Number Computation for Low-Complexity and High-Speed Implementation. IEEE Transactions on Circuits and Systems I: Regular Papers 2025, 72(3): 1308-1320.

[3]    Yu Wang, Haoyu Zhang, Wei Hu, Xin Zhang, Xinyu Tian, Fei Lyu*. An Optimized Architecture for Computing the Square Root of Complex Numbers. 2024 IEEE International Symposium on Circuits and Systems (ISCAS).  May 2024, Singapore: 1-5.

[4]    Yu Wang, Xingcheng Liang, Shuai Niu, Chi Zhang, Fei Lyu*, Yuanyong Luo*. FDM: Fused Double-Multiply Design for Low-Latency and Area- and Power-Efficient Implementation. IEEE Transactions on Circuits and Systems II: Express Briefs 2024, 71(1): 450-454.

[5]    Fei Lyu*, Yan Xia, Yuheng Chen, Yanxu Wang, Yuanyong Luo, Yu Wang*. High-Throughput Low-Latency Pipelined Divider for Single-Precision Floating-Point Numbers. IEEE Transactions on Very Large Scale Integration (VLSI) Systems 2022, 30(4): 544-548.

[6]    Fei Lyu*, Yan Xia, Zhelong Mao, Yanxu Wang, Yu Wang*, Yuanyong Luo. ML-PLAC: Multiplierless Piecewise Linear Approximation for Nonlinear Function Evaluation. IEEE Transactions on Circuits and Systems I: Regular Papers 2022, 69(4): 1546-1559.

[7]    Sifan Zheng, Guodong Zhao, Yu Wang*, Fei Lyu, Yuxuan Wang, Hongbing Pan and Yuanyong Luo. Area-and Power-Efficient Reconfigurable Architecture for Multifunction Evaluation. Electronics 2022, 11(20): 3391.

[8]    Fei Lyu*, Jian Chen, Shuo Huang, Wenxiu Wang, Yuanyong Luo, Yu Wang. Reconfigurable Multifunction Computing Unit Using an Universal Piecewise Linear Method. 2022 IEEE International Symposium on Circuits and Systems (ISCAS). June 2022, TX, USA: 2117-2121.

[9]    Fei Lyu*, Zhelong Mao, Jin Zhang, Yu Wang*, Yuanyong Luo. PWL-Based Architecture for the Logarithmic Computation of Floating-Point Numbers. IEEE Transactions on Very Large Scale Integration (VLSI) Systems 2021, 29(7): 1470-1474.

[10] Fei Lyu*, Xiaoqi Xu, Yu Wang*, Yuanyong Luo, Yuxuan Wang, Hongbing Pan. Ultralow-Latency VLSI Architecture Based on a Linear Approximation Method for Computing Nth Roots of Floating-Point Numbers. IEEE Transactions on Circuits and Systems I: Regular Papers 2021, 68(2): 715-727.

【授权专利】

[1]    吕飞; 张金; 刘飞; 一种内互联七电极低失调垂直霍尔磁传感器, 2024-10-29, ZL201911173531.X (发明专利)

[2]    吕飞; 郑焯文; 罗元勇; 面向集成电路的超低延时的整数次幂计算电路的优化方法, 2023-5-16, ZL202010920109.2 (发明专利)

[3]    潘红兵; 李晨杰; 吕飞; 秦子迪; 陈金锐; 李丽; 李伟; 一种可重构DBF算法硬件加速器及控制方法,2019-9-20, ZL201610272042.X (发明专利)

[4]    潘红兵; 吕飞; 李丽; 李伟; 秦子迪; 朱德政; 李晨杰; 陈金锐; 一种基于控制器流水架构的层次化信息处理方法及电路, 2019-5-3, ZL201610270325.0 (发明专利)

[5]    潘红兵; 吕飞; 李丽; 秦子迪; 朱德政; 何书专; 李伟; 一种可重构的多通道检测算法加速器,2019-2-26, ZL201610274202.4 (发明专利)

[6]    潘红兵; 朱振铎; 吕飞; 张侦彦; 李丽; 何书专; 李伟; 沙金; 一种高灵敏度水平霍尔盘, 2017-12-8, ZL201510263525.9 (发明专利)

[7]    陈辉; 刘伟强; 韩丽霞; 吕飞; 基于CORDIC的可重构非线性计算引擎系统后端软件, 2025-02-12, 2025SR0244556 (软件著作权)

[8]    梁杏成; 吕飞; CORIDC算法集成电路实现模拟及误差分析软件V1.0, 2022-7-1, 2022SR1520620 (软件著作权)

[9]    吕飞; 具有低失调特性的七电极结构垂直霍尔磁场传感单元, 2023-01-12, BS.225602466 (集成电路布图设计登记证书)

[10] 吕飞; 十字形单器件结构三维霍尔磁场传感单元, 2023-01-12, BS.225602431 (集成电路布图设计登记证书)

[11] 潘红兵; 吕飞; 水平霍尔传感器阵列, 2015-07-14, BS.1555055491 (集成电路布图设计登记证书)

[12] 潘红兵; 吕飞; 垂直霍尔传感器阵列, 2015-07-13, BS.155505483 (集成电路布图设计登记证书)